QuartusII提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：
1、可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件;
2、芯片(电路)平面布局连线编辑;
、LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块;
4、功能强大的逻辑综合工具;
5、完备的电路功能仿真与时序逻辑仿真工具;定时/时序分析与关键路径延时分析;可使用SignalTapII逻辑分析工具进行嵌入式的逻辑分析;
6、支持软件源文件的添加和创建，并将它们链接起来生成编程文件;
7、使用组合编译方式可一次完成整体设计流程;
8、自动定位编译错误;
9、高效的期间编程与验证工具;
10、可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件;
11、能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。
软件 1.鼠标右击压缩包选择解压
2.打开“器件库下载地址”文件，根据自己需求下载自己所需文件。
.右击安装包，选择“以管理员身份运行”。
4.欢迎使用QuartusII软件，点击“Next”。
5.点击“Iaccept”选择同意软件许可协议，然后点击“Next”。
6.选择你要安装的路径，但请注意不要选择带有中文路径安装
7.选择需要安装的器件库，注意只有下载了库文件才能安装
8.点击“Next”开始安装。
9.软件正在安装中，请等待
10.按默认选项，点击“Finish”。
11.点击“下一步”继续。
12.点击“安装”驱动。
1.点击“完成”。
14.软件安装完成，打开软件界面如下
使用方法打开软件，点击“File——NewProjectWizard...”新建一个项目
这里会弹出来一个框，然后点击“next”得到下面这个图
这里根据图示选择后点击“next”，都需要点一下哦
全部设置完成后点击“finsh”
把你的代码写入新建的文件当中，如上是我的代码，注意代码的名称要和你的文件名称一样，否则会有错误
运行成功后，我们开始调波形图，如下图点击file→new根据图示操作
然后再双击图示空白处
之后点击“ok”
上图①处的下面几个一次按照上面的顺序就可以出图了
然后在出仿真图，回到最开始的页面
软件会自动弹出保存框，不要改变位置点击“保存”即可
最高点击“OK”就保存成功了